THÔNG TIN TÓM TẮT VỀ NHỮNG ĐÓNG GÓP MỚI CỦA LUẬN ÁN
Tên luận án: “Nghiên cứu phương pháp hiệu chỉnh các sai lệch kênh trong ADC ghép xen thời gian”.
Chuyên ngành: Kỹ thuật điện tử
Mã số: 9 52 02 03.
Nghiên cứu sinh: Tạ Văn Thành
Cán bộ hướng dẫn: PGS.TS Hoàng Văn Phúc
Cơ sở đào tạo: Học viện Kỹ thuật Quân sự
NHỮNG ĐÓNG GÓP MỚI CỦA LUẬN ÁN
1. Nghiên cứu, đề xuất và thực hiện thành công phương pháp hiệu chỉnh lần lượt cho cả ba sai lệch kênh trong các bộ chuyển đổi tương tự – số ghép xen thời gian (TIADC: Time-Interleaved Analog-to-Digital Converter) bao gồm: sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời. Phương pháp đề xuất đã được kiểm chứng thông qua mô phỏng trên phần mềm MATLAB và thực thi thử nghiệm trên công nghệ FPGA. Đóng góp này được công bố trong các công trình khoa học: 03 bài báo đăng trên tạp chí, hội nghị khoa học uy tín (trong đó có một bài đăng trên tạp chí quốc tế và một bài báo đăng trên tạp chí khoa học trong nước và một bài báo đăng trong kỷ yếu hội nghị quốc tế).
2. Nghiên cứu, đề xuất và thực hiện thành công phương pháp hiệu chỉnh đồng thời sai lệch khuếch đại và sai lệch định thời sau khi hiệu chỉnh sai lệch một chiều trong TIADC. Trong đó, sai lệch một chiều được hiệu chỉnh trước bằng kỹ thuật tính trung bình các mẫu tại đầu ra của mỗi ADC thành phần. Sau đó, sai lệch khuếch đại và sai lệch định thời được hiệu chỉnh đồng thời bằng cách kết hợp sử dụng ma trận Hadamard và bộ lọc vi phân thông dải. Phương pháp đề xuất này được kiểm chứng thông qua quả mô phỏng trên phần mềm MATLAB và thực thi thử nghiệm trên công nghệ FPGA. Đóng góp này được công bố trong các công trình khoa học: một bài đăng trên tạp chí quốc tế thuộc danh mục SCIE và một bài báo đăng trong kỷ yếu hội nghị khoa học quốc gia có uy tín.
